سنتز منطق

در مهندسی کامپیوتر، سنتز منطق فرایندی است که طی آن مشخصات انتزاعی رفتار مدار مورد نظر، معمولاً در سطح انتقال ثبات ( RTL ) ، از نظر دروازه های منطقی، به طور معمول توسط یک برنامه رایانه ای به نام a synthesis tool، به یک پیاده سازی طراحی تبدیل می شود. نمونه های متداول این فرایند شامل سنتز طراحی های مشخص شده در زبان های توصیف سخت افزار، از جمله VHDL و Verilog است. [ ۱] برخی از ابزارهای سنتز برای دستگاه های منطقی قابل برنامه ریزی مانند PAL یا FPGA جریانهای بیت ایجاد می کنند، در حالی که برخی دیگر ایجاد ASIC را هدف قرار می دهند. سنتز منطق یکی از جنبه های اتوماسیون طراحی الکترونیکی است.
ریشه های سنتز منطق را می توان در رفتار منطق توسط جورج بول ( ۱۸۱۵ تا ۱۸۶۴ ) ، در آنچه که امروزه جبر بولین نامیده می شود، جستجو کرد. در سال ۱۹۳۸، کلود شانون نشان داد که جبر بولین ( دو ارزشی ) می تواند عملکرد مدارهای سوئیچینگ ( switching ) را توصیف کند. در روزهای اولیه، طراحی منطق شامل دستکاری در نمایش جدول حقیقت به عنوان نقشه های کارنو بود. به حداقل رساندن منطق مبتنی بر نقشه Karnaugh با مجموعه ای از قوانین در مورد چگونگی ترکیب ورودی ها در نقشه ها انجام می شود. یک طراح انسانی معمولاً فقط می تواند با نقشه های Karnaugh کار کند که شامل حداکثر چهار تا شش متغیر است.
اولین گام به سمت خودکارسازی حداقل سازی منطقی، معرفی الگوریتم Quine – McCluskey بود که می تواند در رایانه پیاده سازی شود. این روش دقیق به حداقل رساندن مفهوم تأثیرگذارهای اصلی و حداقل هزینه ها را پوشش می دهد که می تواند سنگ بنای حداقل سازی دو سطح باشد. امروزه، کمینه ساز منطقی اکتشافی بسیار کارآمدتر Espresso به ابزاری استاندارد برای این عملیات تبدیل شده است. [ نیازمند به روزرسانی است] زمینه دیگر تحقیقات اولیه در زمینه به حداقل رساندن حالت و رمزگذاری ماشین های حالت محدود ( FSM ) بود، وظیفه ای که موجب آزار طراحان بود. کاربردهای سنتز منطق اساساً در طراحی رایانه دیجیتال است. از این رو، آزمایشگاه های IBM و Bell نقشی محوری در اتوماتی کردن اولیه سنتز منطق داشتند. تکامل از اجزای منطق گسسته به آرایه های منطقی قابل برنامه ریزی ( PLA ) ، نیاز به حداقل رساندن دو سطح کارآمد را افزایش می دهد، زیرا به حداقل رساندن اصطلاحات در یک نمایش دو سطح، سطح منطقه را کاهش می دهد.