مرحله پیشین خط ( FEOL ) اولین بخش از برساخت آی سی است که در آن قطعات جداگانه ( ترانزیستورها، خازن ها، مقاومت ها و غیره ) در نیم رسانا الگو زَده می شوند. [ ۱] FEOL به طور کلی تا نِهِشت ( به انگلیسی: deposition ) لایه های میان هابند فلزی ( اما بدون احتساب آن ) همه چیز را پوشش می دهد.
برای فرایند سیماس، FEOL تمام مراحل برساخت مورد نیاز برای تشکیل عناصر CMOS کاملاً مجزاشده شامل:
• انتخاب نوع ویفر مورد استفاده؛ مسطح سازی شیمیایی - مکانیکی و تمیزکردن ویفر.
• عایق بندی ترانشه کم عمق ( STI ) ( یا لوکوس در مراحل اولیه، با اندازه مشخصه > ۰٫۲۵ میکرومتر )
• تشکیل چاه
• تشکیل ماژول گیت
• تشکیل ماژول سورس و درین
این نوشته برگرفته از سایت ویکی پدیا می باشد، اگر نادرست یا توهین آمیز است، لطفا گزارش دهید: گزارش تخلفبرای فرایند سیماس، FEOL تمام مراحل برساخت مورد نیاز برای تشکیل عناصر CMOS کاملاً مجزاشده شامل:
• انتخاب نوع ویفر مورد استفاده؛ مسطح سازی شیمیایی - مکانیکی و تمیزکردن ویفر.
• عایق بندی ترانشه کم عمق ( STI ) ( یا لوکوس در مراحل اولیه، با اندازه مشخصه > ۰٫۲۵ میکرومتر )
• تشکیل چاه
• تشکیل ماژول گیت
• تشکیل ماژول سورس و درین
wiki: مرحله پیشین خط