رایانه کم دستور ( به انگلیسی: Reduced instruction set computer ) با کوته نوشت ریسک ( به انگلیسی: RISC، /rɪsk/ ) ، یک نوع معماری ساخت ریزپردازنده است. یک رایانه RISC به جای مجموعه بزرگی از دستورالعمل های پیچیده و تخصصی، مجموعه ای کوچک از دستورالعمل های ساده و عمومی دارد. وجه تمایز اصلی معماری RISC این است که مجموعه دستورالعمل با استفاده از تعداد زیادی رجیستر و یک خط لوله دستورالعمل بسیار منظم بهینه شده است که این امر باعث می شود تا تعداد کمی سیکل ساعت به ازای هر دستورالعمل ( به انگلیسی: CPI ) داشته باشیم. یکی دیگر از ویژگی های معمول RISC، معماری بارگیری/ذخیره ( به انگلیسی: load/store ) است، که در آن از طریق دستورالعمل های خاص و نه به عنوان بخشی از اکثر دستورالعمل ها، به حافظه دسترسی پیدا می کنیم.
انواع مختلفی از طرح های RISC شامل ARC, Alpha, Am29000، ARM، Atmel AVR, Blackfin, i860، i960، M88000، MIPS, PA - RISC, Power ISA ( شامل PowerPC ) , RISC - V، SuperH و SPARC است. استفاده از پردازنده های معماری ARM در تلفن های هوشمند و رایانه های لوحی مانند iPad و دستگاه های Android زمینه کاربری گسترده ای را برای سیستم های مبتنی بر RISC فراهم کرده است. همچنین از پردازنده های RISC در ابر رایانه هایی مانند Summit استفاده می شود که از ژانویه سال ۲۰۲۰ سریعترین ابر رایانه جهان است که در پروژه TOP500 رتبه بندی شده است.
دانشمند رایانه دیوید پترسون در سال ۲۰۱۷ به همراه جان هنسی، جایزه تورینگ را برای کار مشترکشان در توسعه دادن معماری رایانه کم دستور ( ریسک/RISC ) دریافت کردند.
طراحی موتور محاسبات اتوماتیک ( ACE ) آلن تورینگ در سال ۱۹۴۶ بسیاری از ویژگی های معماری RISC را داشت. تعدادی از سیستم ها، که به دهه ۱۹۶۰ بازمی گردد، به عنوان اولین معماری RISC شناخته شده اند، که بخشی از آن بر اساس استفاده از رویکرد بار / فروشگاه است. اصطلاح RISC توسط دیوید پترسون از پروژه Berkeley RISC ابداع شده است، اگرچه قبلاً مفاهیم تقریباً مشابهی ظاهر شده بودند.
از سال ۲۰۱۰، معماری مجموعه جدید منبع باز ( ISA ) , RISC - V، در دانشگاه کالیفرنیا، برکلی، برای اهداف تحقیقاتی و به عنوان یک جایگزین رایگان برای ISAهای اختصاصی در دست توسعه است. از سال ۲۰۱۴، نسخه ۲ فضای کاربر ISA ثابت است. ISA به گونه ای طراحی شده است که از یک هسته barebones قابل استفاده باشد و برای یک پردازنده کوچک تعبیه شده تا استفاده از رایانه های رایانه ای و ابری با استفاده از پسوندهای تعریف شده و پردازنده های تعریف شده و تراشه ها، قابل استفاده باشد. این آزمایش در طراحی سیلیکون با ROCKET SoC انجام شده است که به عنوان یک ژنراتور پردازنده منبع باز به زبان CHISEL نیز موجود است.
این نوشته برگرفته از سایت ویکی پدیا می باشد، اگر نادرست یا توهین آمیز است، لطفا گزارش دهید: گزارش تخلفانواع مختلفی از طرح های RISC شامل ARC, Alpha, Am29000، ARM، Atmel AVR, Blackfin, i860، i960، M88000، MIPS, PA - RISC, Power ISA ( شامل PowerPC ) , RISC - V، SuperH و SPARC است. استفاده از پردازنده های معماری ARM در تلفن های هوشمند و رایانه های لوحی مانند iPad و دستگاه های Android زمینه کاربری گسترده ای را برای سیستم های مبتنی بر RISC فراهم کرده است. همچنین از پردازنده های RISC در ابر رایانه هایی مانند Summit استفاده می شود که از ژانویه سال ۲۰۲۰ سریعترین ابر رایانه جهان است که در پروژه TOP500 رتبه بندی شده است.
دانشمند رایانه دیوید پترسون در سال ۲۰۱۷ به همراه جان هنسی، جایزه تورینگ را برای کار مشترکشان در توسعه دادن معماری رایانه کم دستور ( ریسک/RISC ) دریافت کردند.
طراحی موتور محاسبات اتوماتیک ( ACE ) آلن تورینگ در سال ۱۹۴۶ بسیاری از ویژگی های معماری RISC را داشت. تعدادی از سیستم ها، که به دهه ۱۹۶۰ بازمی گردد، به عنوان اولین معماری RISC شناخته شده اند، که بخشی از آن بر اساس استفاده از رویکرد بار / فروشگاه است. اصطلاح RISC توسط دیوید پترسون از پروژه Berkeley RISC ابداع شده است، اگرچه قبلاً مفاهیم تقریباً مشابهی ظاهر شده بودند.
از سال ۲۰۱۰، معماری مجموعه جدید منبع باز ( ISA ) , RISC - V، در دانشگاه کالیفرنیا، برکلی، برای اهداف تحقیقاتی و به عنوان یک جایگزین رایگان برای ISAهای اختصاصی در دست توسعه است. از سال ۲۰۱۴، نسخه ۲ فضای کاربر ISA ثابت است. ISA به گونه ای طراحی شده است که از یک هسته barebones قابل استفاده باشد و برای یک پردازنده کوچک تعبیه شده تا استفاده از رایانه های رایانه ای و ابری با استفاده از پسوندهای تعریف شده و پردازنده های تعریف شده و تراشه ها، قابل استفاده باشد. این آزمایش در طراحی سیلیکون با ROCKET SoC انجام شده است که به عنوان یک ژنراتور پردازنده منبع باز به زبان CHISEL نیز موجود است.
wiki: رایانه کم دستور